在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 1948|回复: 3

[求助] 我在用ams进行混合仿真的时候,怎么数字部分verilog

[复制链接]
发表于 2015-12-10 16:24:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在用ams进行混合仿真的时候,怎么数字部分verilog代码的位拼接结果是相反的,{}里面的左边成了低位,右边成了高位?这是什么问题啊,求大神请教!
 楼主| 发表于 2015-12-10 16:25:18 | 显示全部楼层
顶!别沉了
 楼主| 发表于 2015-12-10 16:49:21 | 显示全部楼层
顶一个!我是新手,谁能帮个忙啊!
 楼主| 发表于 2015-12-15 14:25:14 | 显示全部楼层
哪位大神能够帮回答一下啊!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 23:03 , Processed in 0.017202 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表