模拟版图设计中差分对的DUMMY

微笑向暖 · 发表于 2015-10-18 19:18:10

您需要登录才可以下载或查看，没有账号？注册

x

dummy是不是有两种，一种是和差分对的mos一样，然后放在差分对的两侧，一种是用poly围一圈，什么时候用第一种，什么时候用第二种

daisy_san · 发表于 2015-10-18 21:22:24

回复 1# 微笑向暖

还可以用poly围一圈做dummy啊，我没有见过。
通常我看到交叉耦合的那种，共质心的版图是不需要dummy的，只有摆成一排的那种会在两边加dummy，使各个管子的周边环境相同。
我其实也不懂，等待高手解答。

lianaissmec · 发表于 2015-10-19 10:02:32

很少看到使用poly围成一圈的这种，常见的是使用MOS做dummy

Brock · 发表于 2015-10-19 11:29:55

Dummy 主要是做matching的时候要放，保证边缘的器件看到的周围环境和layout中心部分的器件看到的环境一样。所以理论上你有一块layout是需要里面的device matching的话周围都最好要方一圈。

Brock · 发表于 2015-10-19 11:31:57

不过理论上如果你摆成common centroid，是不用放dummy的，但是common centroid对一些工艺参数变化的cancellation只对一阶的gradient是完全抵消的，所以比较保险的方法是不管是不是common centroid，都在外面放一些dummy

Brock · 发表于 2015-10-19 11:33:57

有的时候比如你有一堆pmos放在一个大的nwell里面，为了防止well-proximity effect, 会把实际工作的device和well的边缘隔开很多，然后空开的地方放一圈dummy

[求助] 模拟版图设计中差分对的DUMMY