设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 分享一道面试题，全X公司的·，关于时钟处理的。 ...
12
返回列表 发新帖
楼主: xylion

[讨论] 分享一道面试题，全X公司的·，关于时钟处理的。

[复制链接]
发表于 2015-11-24 16:37:44 | 显示全部楼层
路过学习了
回复 支持 反对

使用道具 举报

发表于 2015-11-24 16:42:58 | 显示全部楼层
想了一下，可不可以用两个时钟做dpll，两个时钟相与产生脉冲，再根据这个脉冲来控制clk2，最后将这个时钟输出？求高手指教
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-15 01:08 , Processed in 0.011566 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表