设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 分享 精通Verilog HDL：IC设计核心技术实例详解 ...
123
返回列表 发新帖
楼主: a200556220407

[资料] 分享 精通Verilog HDL：IC设计核心技术实例详解

[复制链接]
window_blinds
发表于 2018-2-7 10:17:49 | 显示全部楼层
谢谢分享。看看。
回复 支持 反对

举报

iNostory
发表于 2018-2-7 11:53:11 | 显示全部楼层
回复 1# a200556220407


   收下，谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

小姚明1993
发表于 2018-10-9 16:43:33 | 显示全部楼层
赞一个
回复 支持 反对

举报

peach17
发表于 2018-10-9 17:42:35 | 显示全部楼层
好东西
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

zgy_chenxin
发表于 2018-11-21 20:24:19 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

babikambing
发表于 2018-11-21 23:19:48 | 显示全部楼层
回复 1# a200556220407


        thanks
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 11:39 , Processed in 0.016846 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表