在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!) 创芯人才网--重磅上线啦!
查看: 2634|回复: 4

89S51和FPGA通信的问题

[复制链接]
发表于 2007-4-25 14:36:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
89S51和FPGA通信的问题

89S51 IO口(P2.0) -----R200欧----FPGA IO口(设置为LVTTL输入端口)

我把P2.0设置为0,怎么FPGA这边的IO没有被拉低的
用万用表测是0.8V左右,而P2.0是0V,怎么会这个样子啊?
但是用示波器测FPGA的IO就是0V
不知道怎么回事的

大家有什么好的建议吗?电路该如何设计
谢谢
 楼主| 发表于 2007-4-25 15:43:08 | 显示全部楼层
居然是虚焊的问题
工厂做的板 直接焊的线 竟然下层痛了 上层没有通的 郁闷。。
发表于 2007-4-29 09:50:07 | 显示全部楼层
经常是这种问题
头像被屏蔽
发表于 2008-2-14 20:48:47 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2008-3-2 18:55:02 | 显示全部楼层
我也学一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-28 21:26 , Processed in 0.019903 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表