在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: liumeco

那位大牛说说综合、实现具体作了些什么工作啊?

[复制链接]
发表于 2007-5-5 10:25:26 | 显示全部楼层
liao jie le ~
发表于 2007-5-5 10:47:02 | 显示全部楼层

好,太好,好极

好,太好,好极
发表于 2012-3-9 12:44:46 | 显示全部楼层
综合,综合优化是把HDL语言翻译成最基本的与或非门的连接关系(网表),并根据要求(约束条件)优化所生成的门级逻辑连接,输出edf和edn等文件,导给CPLD/FPGA厂家的软件进行实现和布局布线。
      具体的实现步骤:根据hdl语言所描述的行为建立rtl技术模型(使用了综合工具自带的模型库,不在模型库里的模块被综合成黑盒子),然后是优化的过程。先根据约束条件进行高级优化(resource sharing),然后是逻辑优化(flattening,structuring),最后是门级优化(retiming,piplining,logic duplicate 并综合掉一些冗余逻辑)。最后生成门级网表。
      实现(Implement)是将综合输出的逻辑网表翻译成所选器件的底层模块与硬件原语,将设计映射到器件结构上,进行布局布线,达到在选定器件上实现设计的目的。
      实现主要分为3个步骤:翻译(Translate)逻辑网表,映射(Map)到器件单元与布局布线(Place & Route)。翻译的主要作用是将综合输出的逻辑网表翻译为Xilinx特定器件的底层结构和硬件原语(具体的源语详见ISE中language templates)。映射的主要作用是将设计映射到具体型号的器件上(LUT、FF、Carry等)。布局布线步骤调用Xilinx布局布线器,根据用户约束和物理约束,对设计模块进行实际的布局,并根据设计连接,对布局后的模块进行布线。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-9 20:15 , Processed in 0.014377 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表