欢迎高手给点评——关于超标量处理器中的ROB设计感悟

Romer

最近在研究一个只支持整型计算的4-way超标量处理器微体系架构，该架构采用统一的的PRF进行寄存器重命名，(而且是4个Execute  Unit,)从而使得ROB只需支持4-write和4-read.由于处理器在dispatch阶段是将4条顺序的指令分配并写入到ROB中的（维持程序原来的顺序，所以四条指令的ROB ID为连续的四个数），所以我觉得该阶段被写入的ROB部分域的写端口可以以interleaving的形式组织成伪四端口（从外部看），内部实则为单个写端口RAM组织的。而且Commit段也是每次最多四条指令进行提交的（注意到这四条指令为连续的四条指令），所以Commit段可以针对整个ROB的表项以interleaving的形式组织成伪四端口（如上面的dispatch段写部分的ROB表项），这样可以大大减少读端口的面积和时延，而由于在writeback段写入到ROB相应表项的四条指令是随机的，那么此阶段对应的部分的ROB表项应该设计成真正的四端口了（具体实现可以包括true multiple-ports或 multiple RAM copies）。      概括一下就是dispatch涉及的ROB表项的读写端口均可以以interleaving的形式组织成伪四端口。
        writeback段涉及的ROB表项的四个写端口设计成真四端口，而其读端口可以设计成以interleaving的形式组织成的伪四read端口。