FIFO时钟问题

小敏敏 · 发表于 2015-1-24 15:02:15

您需要登录才可以下载或查看，没有账号？注册

x

FIFO一端连接AD，一端连接DSP，读的时钟和DSP时钟相连，然后由于AD没有时钟输出口而是内部时钟，麻烦问一下，就是写的时钟能不能不从AD引入，而是另外从晶振出来的，用同一频率。

wangjian3630 · 发表于 2015-1-27 00:19:04

不清楚你在说什么

michxia · 发表于 2015-1-30 08:28:46

这样会比较麻烦，你还是不能解决数据和时钟的关系，即使你用的是同一频率，但不知道相位关系也不好处理，
一般AD频率都不高，AD不能输出时钟时应该可以输出其他标志信号，方便fifo控制。

machunhu2 · 发表于 2015-1-30 23:26:08

学习一下

[求助] FIFO时钟问题