马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
A technique for estimating signal waveforms at inaccessible points in high speed digital circuits TomohiroKinoshita, Shoichi Hara, Eiji Takahashi PanasonicCorporation R&DDivision, Device Solutions Center 1006 Kadoma,Kadoma City, Osaka, Japan kinoshita.tomohiro@jp.panasonic.com Kazuhide Uriu PanasonicCorporation Automotive &Industrial Systems Company CorporateBusiness Development Division IndustrialBusiness Development Center 高速信号测试最大的问题是很多时候没法测试到末端，要么因为芯片正反贴，要么因为HDI，PCB表面没有测试点。通过非末端测试波形推测末端波形就成为一个很有意思的话题，也有很多论文试图解决这个问题，个人认为最经典的就是这篇松下的，和另外一篇INTEL的(另文介绍)。 测试对象是松下的一款蓝光录像机，主控制芯片的1.33Gbps DDR3 接口。
最基础的原理如下， 公式（3）, V2就是我们希望得到的末端的波形， V1是测试点的波形，Z1 是中间传输线的阻抗。注意这个公式是频域的计算。
作者思路是在DDR3 DQ 链路中间选择两个可测试点，希望通过测试TP1的波形，用本论文方法推测TP2波形（TP1在更靠近DDR3端）， 然后和TP2测试得到波形对比，以验证该方法的准确性。
第一步是包含芯片电路的链路阻抗Z1 如何获取，因读或写状态时，IO口输出电流是不断变化的，很难获得稳定的阻抗值。作者的办法是在使用网络分析仪测试阻抗时， 将接口设置为常读，同时将靠近DDR3 颗粒的TP1处割断走线，使DDR3颗粒和待测链路分开（推测测试的是从TP1往控制器方向看的阻抗， 设置为常读状态，控制器端的输入阻抗比较固定，等于ODT值 ,如果ODT值不同，或者干脆不开，是否影响结果？这里本人有疑问，需要跟原作者确认）。 使用网络分析仪型号为安捷伦E5071C。 第二步是测试TP1点时域波形， 然后转换到频域。 第三步使用Z1和TP1点频域结果推测TP2波形。 最后将上一步预测的TP2频域波形转换到时域，和实测结果对比。 结果当然是很一致：） 然后正式进入实战环节， 根据TP1点波形，推测控制器接受端波形。 因为没法直接测试末端的波形进行验证，所以作者打算采用PDN注入噪声，获取时序和噪声裕量的办法，来验证推测波形的准确性。 噪声源选择安捷伦的E8245A信号发生器， 串接一个-20dB的衰减器和一个射频功率放大器（Mini Circuits,ZHL-42W,30dB）,然后接入DDR3器件的电源网络（DDR3电源已经从PCB上断开，由外部电源独立供电）。 作者先研究了电源噪声和输出波形抖动的关系，噪声频率从10MHz扫描到3GHz，发现在1000MHz抖动最大（在0.75V测量）， 推测是这个频点耦合最大， 所以后面的噪声都统一用这个频点。 对噪声幅度和抖动的关系进行扫描发现，两者的关系几乎是线性的，所以可以通过注入电源噪声来设置DDR3的不同条件。 下一步是研究噪声和时序的 关系，松下的该款控制芯片可以改变改变读数据的锁定时序，可以通过逐步改变该锁定值来测试时序余量。 中间过程不再细表。 最后结论就是下面这张图，蓝色柱状图是用改变噪声注入强度，通过芯片片内时序测试功能得到的眼图数据，红色实线表示通过本文方法推测到的末端眼图数据，绿色虚线表示TP1点的测试数据,吻合程度很不错。 （疑问是， 作者貌似只测了一次Z1，而且是用来从TP1推测TP2， 但后来推测控制器的末端波形的时候，还是用这个Z1数据吗？欢迎大家讨论） | 
/2 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2015-1-22 16:27:43
楼主
