|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
我刚开始学modelsim,今天弄了个小程序上去试一下,结果编译都通不过,下面就是错误报告:
Error: C:/Program Files/Modeltech_6.0/examples/S_FIFO/test_S_fifo.vhd(4): Unknown identifier 'std_logic'.
(我把信号定义为'std_logic')
我试了,把'std_logic'改为'bit'就可以了,但是我用modelsim自带的例子(也是定义为'std_logic')调试时,编译时却可以成功
为什么啊????? |
|