UVM平台的疑问？？？？？

allencherry

各位：      最近在搭建UVM的验证平台，做了一些模块的验证工作。现在对验证平台的兼容性有点困惑。在使用的过程主要发现了一下几点问题：
     1   同样的DUT，激励给成一样的，在questa下，经过UVM包装的验证用例仿真的时间 比直接挂TB的仿真的时间慢很多。

     2   同样的DUT和TESTBENCH，用NC仿真工具比QUESTA要快很多。

     3   在UVM平台中，不能够对两个domain中的phase做jump动作，这个貌似就。。。

     4   UVM平台能够支持RTL仿真，我想当然也应该能够支持netlist仿真，我想问的是，这样跑后仿真的话会不会很慢？

     5   UVM的随机化是在SEQUENCE中实现的，现在领导讨论说要把随机话的配置写在文件中，通过读文件的方式实现sequence中的数据包赋          值。 这样可能会比较自动化一点，不过个人感觉比较烦琐，如果模块寄存器定义有变化的时移植性不高。


        还请各位大牛解答一下。