怎么提高逻辑电路的时钟频率？？

周东方 · 发表于 2014-9-20 11:52:04

您需要登录才可以下载或查看，没有账号？注册

x

在数字逻辑电路前端设计中，怎么提高逻辑电路的时钟频率???有哪些方法呢？？？？

MElik003 · 发表于 2014-12-20 01:37:29

1. 如果组合逻辑比较大的话，可以考虑采用pipeline；
2. 面积换取速度，对于fan-out大的寄存器输出信号可以适当做replica;
3. 综合时采用更先进的工艺库。

develop2006 · 发表于 2014-12-21 20:25:05

楼上回答很全了，在前端设计时采用插寄存器的方式应该是较为常用的方法

站长推荐 /2