在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: kulong168

[求助] DC综合时,如何控制尽量少使用LVT器件

[复制链接]
发表于 2019-11-6 21:43:43 | 显示全部楼层
如果反过来呢,我希望工具综合的时候用lvt去优化时序,但它就是死活不用,lvt的比例只有1%,很多critical path上面还是用的svt,怎么让他多用点lvt呢
发表于 2022-12-1 09:13:18 | 显示全部楼层
请问这个问题解决了吗,除了设置dont_use_cell属性,能不能让工具用多一点某一种stdcell,毕竟时序差的不是很多;
发表于 2022-12-1 12:03:28 | 显示全部楼层


kulong168 发表于 2014-6-13 18:03
貌似综合工具在cell的选择上不是很优,我禁用LVT cell,部分关键路径的时序仅违背了0.2ns,且仅有10几条pat ...


请教下,后端采用脚本约束的意思是?
发表于 2024-8-9 14:17:03 | 显示全部楼层


Kevin.Chou 发表于 2019-11-6 21:43
如果反过来呢,我希望工具综合的时候用lvt去优化时序,但它就是死活不用,lvt的比例只有1%,很多critical p ...


这你把约束加紧一点就可以了,周期增设一个margin,或者增大uncertainty,让他过修
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-12 20:17 , Processed in 0.014305 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表