在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5013|回复: 2

[求助] SMIC0.13版图工艺中DG层怎么画?

[复制链接]
发表于 2014-3-17 11:22:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
哪位大神知道SMIC0.13版图工艺中DG层怎么画?就是dual gate层,在smic0.13中,2.5v栅压下的厚氧化层。DG层的尺寸有什么要求吗?如果整个版图都用2.5v,可以全覆盖吗???
发表于 2014-3-17 12:33:45 | 显示全部楼层
design rule.
发表于 2014-3-17 17:21:05 | 显示全部楼层
当然可以啊
不是和Gate 做运算的吗  注意DG对其他器件影响
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 11:37 , Processed in 0.014476 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表