求verilog 顶层连线脚本工具

hwlyic · 发表于 2014-2-18 16:41:55

可以是inst.pl或者是vperl，也可以是其他脚本工具写的最好有使用方法介绍

icfbicfb · 发表于 2014-3-21 17:50:20

自己写个不就完了，

gellmann · 发表于 2014-4-10 11:55:48

emacs里面好像也有

chenfengrugao · 发表于 2014-4-28 08:50:55

同意3#的，Emacs的自动连线很好用。是lisp语言的脚本，支持Verilog，SystemVerilog

比如例化abc：
abc abc_inst
(/*AUTOINST*/);

再按Ctrl-c Ctrl-a就会自动连上。

还可以自已写模板，总之很好用。楼主不防一试。

vvtt · 发表于 2016-4-19 23:34:16

想问一下，wire名和port名字不一样、不同名port间连线的时候，如何用emacs或类似工具进行方便的自动连线？看过SV的例子，但感觉并不直观好用。

皓辰 · 发表于 2022-3-28 14:59:09

同求一个

armyjiang · 发表于 2022-9-23 15:51:16

楼主有没有vperl的脚本，有偿获取一份，headjlj@163.com，感谢！

diyangguang · 发表于 2022-11-5 15:04:17

厉害了

bt_zhao · 发表于 2022-12-8 11:19:25

我用的emacs，编辑器自带自动连线

[资料] 求verilog 顶层连线脚本工具