设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › ASIC中的异步时序设计

12 / 2 页

发新帖

楼主: wangl007

ASIC中的异步时序设计

发表于 2010-1-3 12:31:02 | 显示全部楼层

好资料，学习学习

回复支持反对

发表于 2010-8-10 21:06:26 | 显示全部楼层

已经有了！~

回复支持反对

发表于 2010-8-10 22:35:58 | 显示全部楼层

好资料，支持楼主

回复支持反对

发表于 2010-8-11 13:17:40 | 显示全部楼层

名字挺土，看看再评

回复支持反对

发表于 2010-8-13 09:45:43 | 显示全部楼层

参考下哈

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-8-13 09:49:24 | 显示全部楼层

dddddddddddddddddddddd

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-8-17 14:51:45 | 显示全部楼层

这个早就在讲FIFO文章中有了，不过还是看看。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-8-18 09:26:48 | 显示全部楼层

Thanks for sharing

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-8-18 10:28:12 | 显示全部楼层

thanks for share

EETOP创芯人才网简历投递入口

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

如何优化 SoC 设计

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-19 14:29 , Processed in 0.023302 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表