在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2928|回复: 6

[招聘] 成都数字前端职位内推

[复制链接]
发表于 2013-10-15 11:38:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
公司内推两名数字前端,工作地点:成都
有兴趣请回帖,附上简历

Job Responsibility


1.
Product spec preparation


2.
Digital circuit and module design & verificationspec


3.
Responsible for RTL design & simulation


4.
Responsible for module & chip logic synthesis,static timing analysis and formal verification


5.
Chip debug and testing after chip tape-out


6.
Work with application engineers for customersupport



General Capability Requirement


1.
1 year or abovework experience in digital circuit design


2.
Bachelor or above degree of Microelectronic orElectronic and Information Engineering


3.
Good verbal and writtenEnglish communication skill


4.
Good team work spirit



Technical Capability Requirement


1.
Familiar with hardwaredescription languages such as Verilog or VHDL


2.
Good knowledge of testbenches, synthesis and timing analysis, DFT is a plus


3.
Familiar with IC design& verification tool flow with hands-on experience in DC, PT, RC, ETS,NC-Sim and spyglass


4.
Good knowledge of script language, such as Tcl, Python, and Perl


5.
Knowledge of MCU architectureespecially ARM based MCU is a plus


发表于 2013-10-15 11:55:54 | 显示全部楼层
哪个公司?
 楼主| 发表于 2013-10-15 14:56:24 | 显示全部楼层
有兴趣的话,回消息到mapjohnlee@sina.com
邮件里详谈
发表于 2013-10-22 16:53:21 | 显示全部楼层
什么公司?在软件园吗?
发表于 2013-10-23 10:03:02 | 显示全部楼层
目前在深圳从事fpga工作,工作内容大多是验证,不知道能不能符合要求...
发表于 2013-10-23 22:15:33 | 显示全部楼层
去成电直接找呗,何必到这儿来,今年就业很紧张,大堆的研究生找不到工作。。。
发表于 2013-11-23 21:25:04 | 显示全部楼层
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-20 07:13 , Processed in 0.027902 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表