在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8931|回复: 8

[求助] 高速LVDS的负载电容

[复制链接]
发表于 2013-9-4 09:51:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近在设计800MHz LVDS link, LVDS driver的负载电容一直按20pF估计的。看到一个TI的产品(CDCLVD1208),它的上升/下降时间在300ps以内的条件是5pF的负载电容。

所以假设我的在PCB板上的走线在4cm以内,LVDS driver的输入信号直接接FPGA,多大的负载电容是比较正确的估值呢?谢谢大家!
发表于 2013-9-4 16:52:09 | 显示全部楼层
300ps的上升时间,带宽大概1G多点,在PCB(Er=4.2)上,1G波长大概150mm,15mm以上的长度应该看做传输线模型.
个人觉得5p合适的,20p太over design
发表于 2013-9-4 19:26:25 | 显示全部楼层
实际5-10pF 已经很大了
20pF
确实过了点
发表于 2013-9-14 15:06:58 | 显示全部楼层
嗯,这个值是比较大
发表于 2013-11-29 19:43:50 | 显示全部楼层
想知道从理论上怎么解决
发表于 2016-6-14 10:21:46 | 显示全部楼层
搂住好人
发表于 2016-6-14 10:28:16 | 显示全部楼层
继续啊。。。
发表于 2018-9-10 09:10:22 | 显示全部楼层
了解,了解
发表于 2021-6-5 23:39:53 | 显示全部楼层
学习了学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-25 15:45 , Processed in 0.023109 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表