芯片内部的ESD防护如何从版图上解决

我爱喝豆腐脑 · 发表于 2013-7-22 20:14:02

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由我爱喝豆腐脑于 2022-4-24 10:45 编辑

如题

Hyacinth1292 · 发表于 2013-7-23 09:55:25

要注意的东西多了。

cxl666 · 发表于 2013-7-25 18:32:05

回复 1# 我爱喝豆腐脑

加diode吧。

gaojun927 · 发表于 2013-7-27 16:38:19

做了这么多年的ic，我还是不确定这个问题是否有正确答案。什么叫内部的esd？是esd hbm，mm测试时进入芯片内部吗？还是cdm时静电路径实际是从内部衬底开始的？对于前者，我觉得好的esd 设计应该把压力都放在esd cell上，避免有进入内部的可能，否则内部也要考虑各种esd因素，对于大规模的芯片就是一场噩梦。不过现实中做的不好的esd应该也不少，我知道的有小尺寸工艺下，gate很容易被打坏不能直接接，电源域接口的地方容易通路电阻过高，需要局部小esd cell。

spauls · 发表于 2013-7-27 19:10:44

use diode

angelaboy · 发表于 2013-7-27 22:30:32

LZ慢慢学吧！里面东西多啊！

[求助] 芯片内部的ESD防护如何从版图上解决

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2