请问一个关于synopsys逻辑综合的问题

ttxs2009

我用modelsim写的verilog代码，放到NCverilog下跑功能也是对的。于是我想先用Synopsys综合一下试试。
按照网上找到的某大学试验手册的方法，进行综合。结果综合成功。
（综合时用了 iit018_stdcells.db iit018_stdcells.lib，但是不知道设置对了没有）

我把生成的门级代码，Ctrl+V 到我windows下的modelsim里，compile成功。
结果Start_simulation的时候就出错了（还没到功能验证的阶段, 我只希望能跑就行）错误报告如下：
** Error: (vsim-3033) C:/Modeltech_pe_edu_10.1c/examples/svm.v(3405):
Instantiation of 'NOR2X1' failed. The design unit was not found.

# ** Error: (vsim-3033) C:/Modeltech_pe_edu_10.1c/examples/svm.v(4216):
Instantiation of 'XOR2X1' failed. The design unit was not found.

# ** Error: (vsim-3033) C:/Modeltech_pe_edu_10.1c/examples/svm.v(4217):
Instantiation of 'INVX2' failed. The design unit was not found.

拿到NCverilog下也是报错。于是，我看netlist代码里，好多AND2X1, XOR2X1, AO4,
INVX2， FAX1 这种东西，感觉和标准的and, xor, inv挺像的。

人生中第一次综合verilog代码，结果杯具了：（

请大侠指点一下啊。

robberxiong

晕，你仿真时候没有用带工艺库仿真啊？前仿时候要工艺库的

argintang

你用了iit018_stdcells.db,那么用DC生成的.V进行模拟时,你就需要带上对应的cell的verilog文件.

IceXmas

簡單說，把 iit018_stdcells.db iit018_stdcells.lib 相對應的.v檔加入仿真模拟中
ex:
    ./tb.v     // test bench
    ./dut.v  //  design
-v  ./lib/lit018_stdcells.v  // standard cell verilog file

ttxs2009

谢谢大侠指点了。
请问如何能下载到 iit018_stdcells.v?
我参考的那个大学的实验手册里，只提供了iit018_stdcells.db iit018_stdcells.lib 的下载。。。
是不是iit018_stdcells.v 比 iit018_stdcells.db iit018_stdcells.lib 更机密，一般在网上下载不到？