关于DFT中几个时钟公用一个端口的问题

zhaoyang_yt · 发表于 2012-5-10 09:51:22

您需要登录才可以下载或查看，没有账号？注册

x

各位高手：
想请教一个问题是：如果给一个模块进行DFT操作时，这个模块中有3个时钟，如果想把这三个时钟设置成一样的，即只使用一个外部端口给他们，如何设计？比如说我设置了一个sanclock端口scanclock ，DFT工具会自动把模块中的三个时钟连接到这个端口上吗？

zhq101213 · 发表于 2012-5-10 10:22:00

工具应该会自动加mux吧。或者自己添加

kwg-2005 · 发表于 2012-5-10 16:24:51

我记得是有一个命令可以进行设置的，将这三个port设置成equivalent的就行了

zhaoyang_yt · 发表于 2012-5-11 09:45:19

回复 3# kwg-2005

我找到那个命令了set_dft_equivalent_signals [CLK1 CLK2]

谢谢您的帮忙

zhaoyang_yt · 发表于 2012-5-11 09:47:24

回复 2# zhq101213

谢谢您的解答等我试试好像还有个命令应该能用上就是set_dft_equivalent_signals [list clk1 clk2]

kevinht · 发表于 2012-5-11 23:45:34

我们的习惯是前端模块设计时就会加入测试时钟pin和模式信号pin，由内部逻辑替换

tigerajs · 发表于 2012-6-2 20:53:22

请问具体怎么实现

[求助] 关于DFT中几个时钟公用一个端口的问题