设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog Layout（版图） › Layout讨论区 › smic18 EEPROM 阵列lvs疑问
12
返回列表 发新帖
楼主: huanggang870

[求助] smic18 EEPROM 阵列lvs疑问

[复制链接]
fucka03
发表于 2014-1-20 22:39:40 | 显示全部楼层
感谢楼主分享
回复 支持 反对

举报

andy2000a
发表于 2014-1-24 21:40:44 | 显示全部楼层
EEPROM 是否算特殊 LOGIC PROCESS ?
因為 EEPROM 好像和 flash  block erase 不同
不知道 CELL LAYOUT 是長得如何 ?  SIMULATION 是如何 模擬?
回复 支持 反对

举报

vincentlu
发表于 2014-2-3 13:55:40 | 显示全部楼层
怎么又是smic???
回复 支持 反对

举报

ralphtw
发表于 2014-10-15 20:01:02 | 显示全部楼层
check lvs report !
回复 支持 反对

举报

leshi
发表于 2014-10-16 10:28:18 | 显示全部楼层
calibre LVS里面有一选项可以屏蔽掉某个CELL
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

发表于 2016-6-4 09:32:20 | 显示全部楼层
学习了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 06:40 , Processed in 0.016487 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表