layout simulation DRC cadence

rf_ic_layout · 发表于 2011-9-26 10:31:05

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

用assura验证版图 DRC 中显示错误 offgridShapeErrors Via2i offgrid m3i offgrid 等等，这些不在网格上怎么办

LVS 时 Error Layer Window 中显示 <floating .psub>Foating psub is not allowed
<floating .nxwell_float>Floating nxwell_float is not allowed
这些错误该怎么消除

dongjun45 · 发表于 2011-10-9 15:25:05

lvs是提醒你你的p-sub浮空了去检查一下报错的区域是不是没有导衬底的走线

motofatfat · 发表于 2012-2-16 15:23:11

不在网格上把它改到在网格上

Foating
確認是不是假錯能不能不處理
真錯就ㄧ定要處理了

lyf7293723 · 发表于 2013-4-3 16:02:18

Psub 没有接电位

[求助] layout simulation DRC cadence

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1