关于能sink和source电流的ldo

vlsinaresh · 发表于 2011-3-19 19:43:28

thanks

refugee · 发表于 2011-4-5 00:15:31

DDR Terminal Regulator设计的难点就是deadband和fast transient还有稳定性的关系。
至于你说的source sink的控制倒是简单，你可以参照class B控制部分的设计方法。

potee991 · 发表于 2011-8-21 18:11:16

这个话题不错，关注中。。

iyahsue · 发表于 2012-3-27 11:42:28

gooooooooooooooooooooooooooood

myshuixiang · 发表于 2012-3-29 20:52:10

关注此话题，不错，希望有人解答

deantseng · 发表于 2015-4-8 11:17:15

學習中

peterlin2010 · 发表于 2015-6-27 07:11:27

DDR Terminal Regulator设计的难点就是deadband和fast transient还有稳定性的关系。
至于你说的source sin ...
refugee 发表于 2011-4-5 00:15

登录/注册后可看大图

WHAT IS deadband ??

renky123456 · 发表于 2015-8-12 22:31:16

看一看，学一学。

register.php · 发表于 2015-10-30 17:00:04

DDR Terminal Regulator

[求助] 关于能sink和source电流的ldo