设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Cadence Verilog Language Lecture

12 / 2 页

发新帖

楼主: icetop

[资料] Cadence Verilog Language Lecture

发表于 2010-2-17 20:30:34 | 显示全部楼层

good data, thx

回复支持反对

发表于 2010-7-22 02:01:16 | 显示全部楼层

学习学习，很好的资料，谢谢楼主分享

回复支持反对

发表于 2010-9-16 20:50:36 | 显示全部楼层

gdfhgfhd f

回复支持反对

发表于 2010-11-9 08:44:29 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-11-9 09:26:51 | 显示全部楼层

回复 1# icetop

好东西

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-11-9 09:52:07 | 显示全部楼层

英文的？

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-11-16 09:23:23 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2014-2-20 15:39:35 | 显示全部楼层

ｔｈａｎｋｓ　ａ　ｌｏｔ～～～～～～～～～～～～～～～～～～～～～～～～～～～

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-1-8 01:00:08 | 显示全部楼层

sdfffsdsdsfdsf

EETOP创芯人才网简历投递入口

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-19 09:19 , Processed in 0.020885 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表