请教: calibre lvs layout抽取问题

pzmworld · 发表于 2010-1-25 23:21:30

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

设计中有若干memory等macro.由于部分macro没有spice模型,所以lvs时不检查这些macro,设置如下: LVS BOX MEM_1
但在lvs抽取出的spices网表中MEM_1的模型的port很多,严重不符合layout的情况.请问这是为什么?

jockeydx · 发表于 2010-1-26 07:07:57

简单因为你没有在版图上标出对应于电路的port

simon_19851202 · 发表于 2010-1-28 13:30:36

运用LVS BOX指令,1. 确定LAYOUT & SOURCE CELL NAME是否一直
               2. 若不一致,请使用 LVS BOX LAYOUT CELLNAME
                                                   LVS BOX SOURCE CELLNAME
                     3. LVS BOX指令是把该CELL当做一个黑匣子,不需要care cell internal details,但    是calibre会认该cell的pins(in/out/power/gnd),所以不管layout or source netlist 都需要该cell的pins 信息

个人意见,仅供参考

[讨论] 请教: calibre lvs layout抽取问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1