在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2595|回复: 9

[求助] 问一个小白的问题,关于在ASIC中产生时钟

[复制链接]
发表于 2010-1-4 06:50:13 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,我想问一下,如何在ASIC中生成自己的时钟呢?目前为止只会在testbench中产生时钟,但是在实际的电路当中如何才产生出准确的时钟呢?看得多的也就是时钟分频电路,但是对于最开始的那个时钟如何产生还是不了解。谢谢。
发表于 2010-1-4 08:09:29 | 显示全部楼层
由芯片内部模拟电路产生! 可以用电容电阻的振荡电路!

再简单点,可以购买厂家的IP核,呵呵!
发表于 2010-1-4 10:32:28 | 显示全部楼层
晶体振荡器
发表于 2010-1-4 13:56:40 | 显示全部楼层
要RC,否则要外部输入
 楼主| 发表于 2010-1-5 19:45:37 | 显示全部楼层
谢谢各位了哦
发表于 2010-1-5 22:24:06 | 显示全部楼层
chip外有晶振,内部有PLL啊.
发表于 2010-1-6 16:07:54 | 显示全部楼层
1# willwillwill

on-chip oscillator
on-chip PLL
off-chip crystal oscillator
发表于 2010-1-7 15:11:12 | 显示全部楼层
楼上说的好,实现方法好多,就看你的生产技术了,中国的学生与生产,远了
发表于 2010-1-7 18:32:12 | 显示全部楼层
最开始的那个时钟应该是晶振产生的吧,以后的都是以这个时钟为基础的。
发表于 2010-2-10 11:22:06 | 显示全部楼层
可用外部的clock输入,这个就类似testbench。
可以用外部的clock,内部再用PLL,DLL震其他频或相位的clock。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 14:20 , Processed in 0.023530 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表