在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1943|回复: 9

关于编写testbench的一些技巧

[复制链接]
发表于 2009-11-6 21:42:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
对于新手别写testbench来说还是很受用的
testbench设计.pdf (317.45 KB, 下载次数: 107 )
发表于 2009-11-6 22:40:25 | 显示全部楼层
kankan
发表于 2009-11-8 17:31:04 | 显示全部楼层
好东西,分享一下
发表于 2009-11-14 14:14:09 | 显示全部楼层
哪方面的,Verilog 还是VHDL
发表于 2010-3-9 18:45:20 | 显示全部楼层
应该是verilog吧。。。
发表于 2010-3-31 18:45:34 | 显示全部楼层
顶一下~~~~~~
发表于 2010-4-1 09:24:47 | 显示全部楼层
看看。。。。。
发表于 2010-4-2 15:35:43 | 显示全部楼层
楼主,能给我也发一份吗?我的邮箱是:snow_myting@163.com
发表于 2010-4-2 19:29:25 | 显示全部楼层
thanks
发表于 2010-7-23 08:41:12 | 显示全部楼层
谢谢分享了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 12:37 , Processed in 0.027276 second(s), 13 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表