在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1769|回复: 8

[资料] 大型设计中FPGA的多时钟设计策略

[复制链接]
发表于 2009-7-16 09:08:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大型设计中FPGA的多时钟设计策略,microwave networks公司的牛人写得资料,供大家参考。


管理员修改:这个资料与以前的重复了,原始资料地址:
http://bbs.eetop.cn/thread-25081-1-1.html
发表于 2009-7-16 12:41:55 | 显示全部楼层
xiexie
发表于 2009-7-17 22:46:24 | 显示全部楼层
Thanks a lot !!!!!!!!!!
发表于 2010-4-26 14:11:44 | 显示全部楼层
duoxieduoxie  thanks alot
发表于 2010-4-26 23:39:33 | 显示全部楼层
看看先
发表于 2010-4-27 10:33:54 | 显示全部楼层
看看再说了啊
发表于 2010-4-27 12:09:37 | 显示全部楼层
看看再说了啊
发表于 2010-4-27 14:28:08 | 显示全部楼层
没用过多时钟的,学习了
发表于 2010-4-27 14:45:10 | 显示全部楼层
谢谢lz分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 04:17 , Processed in 0.026836 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表