在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!) 创芯人才网--重磅上线啦!
查看: 2607|回复: 0

[转帖]关于AT91RM9200的时钟分析

[复制链接]
发表于 2004-7-12 19:54:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
9200的时钟管理
9200的时钟源有四个:慢时钟(SLK),主时钟(Main Clock),PLLA,PLLB。其中SLK为系统常驻时钟,换句话说,如果用户不去配置时钟管理,则系统将以SLK(32.768K)工作。同时慢时钟也是系统启动时的时钟源。主时钟主要给PLLA和PLLB提供输入时钟源。而PLLA和PLLB则通过对输入时钟源进行倍频,产生高频时钟信号(称为MCK)提供给CPU和片上外设。另外在系统启动的过程当中,如果用户选择了从片内ROM启动,由于ROM中固化了一个小的BOOT程序,它会自动配置USART工作在48M的时钟频率下,这一点是值得注意的。此外,PLLB主要是给USB提供时钟源的,所以一旦要启用USB,则必须配置PLLB,它将提供96M二分频或48M的时钟给USB HOST和USB DEVICE。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-21 04:54 , Processed in 0.033702 second(s), 25 queries , Gzip On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表