RISE CPU是什么意思？ (无内容)

greycat

jackzhang

写错了吧，应该是RISC

greenpine

精简指令集

greenpine

RISC(精简指令集计算机)和CISC(复杂指令集计算机)是当前CPU的两种架构。它们的区别在于不同的CPU设计理念和方法。
    早期的CPU全部是CISC架构，它的设计目的是要用最少的机器语言指令来完成所需的计算任务。比如对于乘法运算，在CISC架构的CPU上，您可能需要这样一条指令：MUL ADDRA, ADDRB就可以将ADDRA和ADDRB中的数相乘并将结果储存在ADDRA中。将ADDRA, ADDRB中的数据读入寄存器，相乘和将结果写回内存的操作全部依赖于CPU中设计的逻辑来实现。这种架构会增加CPU结构的复杂性和对CPU工艺的要求，但对于编译器的开发十分有利。比如上面的例子，C程序中的a*=b就可以直接编译为一条乘法指令。今天只有Intel及其兼容CPU还在使用CISC架构。
    RISC架构要求软件来指定各个操作步骤。上面的例子如果要在RISC架构上实现，将ADDRA, ADDRB中的数据读入寄存器，相乘和将结果写回内存的操作都必须由软件来实现，比如：MOV A, ADDRA; MOV B, ADDRB; MUL A, B; STR ADDRA, A。这种架构可以降低CPU的复杂性以及允许在同样的工艺水平下生产出功能更强大的CPU，但对于编译器的设计有更高的要求。

greenpine

帮你了解“RISC技术”

　　相信大家在日常电脑使用或CPU的广告介绍中时常听到见到“RISC”这个词，什么Pentium Ⅱ/Pro采用先进RISC技术……K6采用RISC86结构，从而……总之大凡稍高档点的中央处理器都称采用RISC技术。
　　那么RISC究竟是什么东西呢?(如果你是电脑初学爱好者，并想从事电脑的开发、学习，那你应认真读一读，因为它是计算机技术中一个相当重要的环节)。
　　首先，要了解RISC技术就该从计算机的指令谈起，我们都知道计算机的工作就是取指令、执行指令，一条指令一般给出的是操作码和地址码，这是基本的结构。
　　然而指令又涉及以下几个问题。首先指令字长有多少位，是定字长还是变字长；其次，操作码结构需几位，位数是定量还是浮动量；再次，地址的结构和寻址方式如何。
　　这种种因素使计算机指令产生了“简单指令”和“复杂指令”之分。70年代以前的计算机均用传统的CISC指令结构，即完全采用复杂指令来支持高级语言、应用程序和操作系统。这种PC不但成本高且效率较低，速度受限。
　　后来人们发现机器执行的指令中85％左右的都是简单指令，复杂指令甚少，因此开始研制精简指令系统计算机(RISC)。自从Intel的Pentium问世以来(92年末)，RISC技术更是得到了广泛的应用，并开始渗透到小、中、大型机领域，可谓发展前景一片光明。
　　下面具体谈谈RISC技术。CPU执行运算速度受三个因素的影响(1)程序中指令数I，(2)每条指令执行所用周期数CPI，(3)周期时间T。这三者又有：程序执行时间=I＊CPI＊T，因此，从这个等式可看出减小其中任一个都可提高CPU的速度，因此RISC技术就从这三方面下手，对I、CPI、T进行优化改良，其措施如下：
　　1、采用多级指令流水线结构
　　采用流水线技术可使每一时刻都有多条指令重叠执行，以减小CPI的值，使CPU不浪费空周期。实例：Pentium Ⅱ/Pro/Celeron可同时发出执行五条指令，AMD－K6/K6－2可同时发出六条指令。
　　2、选取机器中使用频率最高的简单指令及部分复杂指令
　　这样可减小时钟周期数量，提高CPU速度，其实质是减小CPI下的值实现。实例：选取运算指令、加载、存储指令和转移指令作主指令集。
　　3、采用加载(Load)、存储(Store)结构
　　只允许Load和Store指令执行存储器操作，其余指令均对寄存器操作。实例：Amd－K6/K6－2、PⅡ/Celeron/Pro均支持对寄存器的直接操作和重新命名，并大大增加通用寄存器的数量。
　　4、延迟加载指令和转移指令
　　由于数据从存储器到寄存器存在二者速度差、转移指令要进行入口地址的计算，这使CPU执行速度大大受限，因此，RISC技术为保证流水线高速运行，在它们之间允许加一条不相关的可立即执行的指令，以提高速度。
　　实例：主要体现于预测执行、非顺序执行和数据传输等方面，除Intel P54/55C不支持，像K6－2、PⅡ均支持。
　　5、采用高速缓存(cache)结构
　　为保证指令不间断地传送给CPU运算器，CPU设置了一定大小的Cache以扩展存储器的带宽，满足CPU频繁取指需求，一般有两个独立Cache，分别存放“指令＋数据”。
　　实例：PⅡ/Celeron:16K＋16K，AMD－K6/K6－2为32K＋32K，Cyrix MⅡ:64K(实也为2个32K Cache，此作共享Cache)，PⅡ还加了L2 Cache，更是大幅提高了CPU速度。
　　以上简谈了RISC的精髓，望对计算机爱好者有所帮助，希望你能在通向计算机宝库的大道上迈进一步!
　　（转载自硬件传真站）

mqwei

兄弟找本组成原理看看，什么都解决
最好连系统结构一起看了吧

fools

sparc v8 ，就是基于risc 的cpu, 就是本spec， 可以从网上down到。
不过如果不是去做它的话，从cpu 的外围了解了解就好了，曾花了3个月把它和基于它的rtl code 看得很熟(不包括浮点），可对现在的工作帮助也没有什么.....有多少公司会在硬件上对cpu 开发或改动呢？ 最多就是cache接口的部分连接了......

crowang

晕
RISE 就是RISE，撤什么RISC呀？
还从这里摆！！！

老扁

还真是，一年了才有人发现答非所问，呵呵。
Rise（瑞思）公司，估计是一个设计CPU的公司

crowang

哈哈，我是刚发现这个网站，才说的
而且这也要怪那个什么版主瞎说八道
哈哈