请教各位有哪些功能仿真和综合后仿真结果不一致的情况

chaur · 发表于 2009-2-6 22:53:39

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

具体使用的综合工具，什么样的设计会出现综合前后仿真结果不一致？

goodknight · 发表于 2009-2-8 01:29:09

>> 具體使用的綜合工具，什麼樣的設計會出現綜合前後仿真結果不一致？

綜合前是RTL code，仿真為功能性仿真，
綜合後是netlist，仿真為網表仿真。
如果綜合的限制沒下錯的話，其結果應該會跟綜合前一致。
但綜合後會有cell timing 的資訊加入，若有timing error 就會造成結果不一致...

chaur · 发表于 2009-2-8 16:02:56

synplify会自动提取状态机，进行编码优化，还有一个是case语句，经常default选项的处理会被优化掉。这些都会导致综合前后的仿真结果不一致，不知道还有没有其他方面的情况

rstu858 · 发表于 2009-2-8 16:26:16

提示: 作者被禁止或删除内容自动屏蔽

tuvw078 · 发表于 2009-2-9 08:16:22

杀毒软件酷我 wps 金山毒霸2009 金山毒霸~！！@@!!11

dmq0420 · 发表于 2009-2-13 17:30:22

如果Formal erification过了的话，那就是script有问题

zhangwei_it · 发表于 2009-2-14 17:53:40

综合前的仿真一般针对RTL级代码,只仿真功能没有时序信息.
综合后的仿真可以有针对功能的门级仿真,也可以包含时序信息进行仿真.
如果是功能级仿真前后不一致很有可能的就是代码风格掌握不好,综合器生成你不想要的结果,简单的说if/else语句写的不全\case语句条件不全或者没有default等.总之很有可能你在代码中对某一个信号的赋值没有考虑全完整的情况导致了类似latch电路的产生,会导致前后的不一致性.值得提的是跟踪和使用的库单元的种类和综合策略也应该有关系( 没有仔细研究过,可以问问工具的IE).
如果考虑时序信息,那么你时钟频率的高低,单元库的速度等都会对仿真结果有影响,这些可以通过放宽对时序的要求来仿真.但提醒你综合的时候min的问题要解决,不然...
( 以上供参考)

rstu858 rstu858 当前离线积分 55 头像被屏蔽	发表于 2009-2-8 16:26:16 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
rstu858 rstu858 当前离线积分 55 头像被屏蔽
	回复支持反对举报

请教各位有哪些功能仿真和综合后仿真结果不一致的情况

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

目前发现synplify综合的时候对状态机的综合结果可能综合前后会不一致

帮顶 ~~~

站长推荐 /2