VHDL file 和 block diagram/schematic file 什么区别啊?

Paul_Lee · 发表于 2009-1-30 12:10:00

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请问，VHDL file 和 block diagram/schematic file 什么区别啊?

我现在正在学vhdl做FPGA，以前对编程FPGA的理解就是用VHDL等硬件描述语言来编程，把硬件的功能用语言描述出来，但最近发现我试验室的一些高手怎么都直接用block diagram/schematic file 而很少直接用VHDL file 呢？有什么区别啊？不是用VHDL语言吗，怎么成了用block diagram/schematic 去画图了？？

谢谢，新手，进步中。

Paul_Lee · 发表于 2009-1-30 12:18:52

看别人编写VHDL文件时，在block diagram/schematic 里做一些 in 和 out 的链接，还加入一些block小方框。好像双击这些小方框可以写VHDL语言。为什么不直接都在VHDL editor里写呢？用block diagram/schematic 的目的是什么呢？

请大家详解，本人正在学VHDL，刚起步。谢谢了