设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 如何设计有效可靠的分频时钟？

发新帖

查看: 2733|回复: 2

如何设计有效可靠的分频时钟？

发表于 2009-1-5 21:59:12 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请问高手在一个工程模块中时钟生成模块如何设计比较合理？
如何设计有效可靠的分频时钟？

是不是一般采用主时钟进行采样
用计数器生成使能时钟

在其他模块中依然使用主时钟
只是在使能时钟条件下进行操作

上面是否合理有效

工程, 计数器, 设计

相关帖子

回复

发表于 2009-1-10 21:55:46 | 显示全部楼层

大多数设计中分频时钟就是计数器的输出，而不是原始时钟被使能。而且尽可能要求分频时钟是寄存器的输出，最好不要用组合逻辑的输出，防止毛刺。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-1-11 15:20:13 | 显示全部楼层

不错

时钟要寄存器输出

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-16 15:23 , Processed in 0.014527 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表