设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › ASIC design and FPGA design
12
返回列表 发新帖
楼主: jerryyau

ASIC design and FPGA design

[复制链接]
fybh911
发表于 2008-6-17 23:41:21 | 显示全部楼层
ASIC一般更快！
回复 支持 反对

举报

macrohard
发表于 2008-6-18 15:12:59 | 显示全部楼层
很正常啊
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

eefans
发表于 2008-6-18 15:13:48 | 显示全部楼层
内部结构不同导致。
回复 支持 反对

举报

huster
发表于 2008-6-19 10:12:58 | 显示全部楼层
正常的，可以考虑用高端的FPGA做验证
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

jerryyau
 楼主| 发表于 2008-6-30 13:25:53 | 显示全部楼层
謝謝回答。看來從ASIC轉到FPGA問題很多。麻煩。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

dusy
发表于 2009-10-22 19:03:53 | 显示全部楼层
两个结构有本质区别吧！
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 06:48 , Processed in 0.016643 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表