在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2616|回复: 3

请教关于PLL输出的DFT分析

[复制链接]
发表于 2008-6-6 21:51:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
PLL的参考频率为32MHz, 分频比为32,环路带宽为1M, 对PLL中VCO的输出信号做DFT分析之后,发现偏离中心频率32MHZ处的杂波还好,为-58dBc/HZ,但是在偏离中心频率96MHZ的整数倍频率时,有很大的杂波分量,特别是偏96MHZ时,有-33dBc/HZ的杂波。请问产生这个杂波的原因是什么,锁定时控制电压的抖动为0.4mv, KVCO大约为600MHZ/v。

还有对VCO通过反相器(用做buffer)之后的信号做DFT分析,发现信号的杂波明显变大了。这个是什么原因呢?是因为分频器对PLL带外噪声的影响吗?还是其他的原因?
发表于 2008-6-7 01:02:03 | 显示全部楼层
96MHz is the 3rd harmonic of 32MHz. When your output is close to a square wave, 3rd harmonic component will become significant. It will become even more significant after the digital buffer, which makes the output waveform even closer to a square waveform.
发表于 2008-6-7 11:44:45 | 显示全部楼层
信号的功率确实主要是在奇次谐波上,但是3次谐波功率不应该比1次谐波大吧?DFT后的结果是频率中心频率3次谐波处的杂波比偏离1次谐波处的杂波大大约20多个dB.  


原帖由 lakeoffire 于 2008-6-7 01:02 发表
96MHz is the 3rd harmonic of 32MHz. When your output is close to a square wave, 3rd harmonic component will become significant. It will become even more significant after the digital buffer, which mak ...

发表于 2008-6-7 11:51:38 | 显示全部楼层
而且输出的频率是32MHZ*32,而非32M, 看杂波的大小也应该是看控制电压的频谱成分,而非输出的。 仿真的结果是控制电压抖动比较小, 且没有表现出在奇次谐波处有较大分量的现象来。
[
quote]原帖由 lakeoffire 于 2008-6-7 01:02 发表
96MHz is the 3rd harmonic of 32MHz. When your output is close to a square wave, 3rd harmonic component will become significant. It will become even more significant after the digital buffer, which mak ... [/quote]
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-1 07:50 , Processed in 0.018787 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表