时间交织ADC多相时钟的噪声影响ADC的enob

chasefeng

最近在搭20GHz的TI ADC，时钟模块是用理想的时钟给到逻辑电路产生多相时钟给buffer和ADC使用。最开始我是用的理想器件产生多相时钟，带噪声仿真ADC性能有9bit，后面换成自己搭的多相时钟电路，带上噪声ADC性能只有7.5bit, 我看了输出的多相时钟，没有skew，每个相位之间的delay也在200fs以内，不知道为什么ENOB降这么多。但是如果把多相时钟电路的噪声去掉之后，ADC enob就又9bit左右了。有没有大佬解答下                                                                                                                              

孤独的男巫

“每个相位之间的delay也在200fs以内” 不就是skew 么？200fs左右大概就会造成 现在这个结果吧，你看频谱也看得出来吧

chasefeng

   

孤独的男巫 发表于 2025-12-24 18:38
“每个相位之间的delay也在200fs以内” 不就是skew 么？200fs左右大概就会造成 现在这个结果吧，你看频谱也 ...

他不是固定的200fs，是会波动的，频谱上也没出现跟skew相关的谐波

孤独的男巫

   

chasefeng 发表于 2025-12-24 19:33
他不是固定的200fs，是会波动的，频谱上也没出现跟skew相关的谐波

时钟电路本身的jitter呢？