设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 用verilogA写一个译码器，奖励5000信元
返回列表 发新帖
查看: 5118|回复: 4

[原创] 用verilogA写一个译码器，奖励5000信元

[复制链接]
发表于 2022-5-11 19:41:31 | 显示全部楼层
用了比较暴力的解法，反正可以工作

测试过了 后面我就显示了 一个意思

测试过了 后面我就显示了 一个意思

veriloga-1

veriloga-1

veriloga-2

veriloga-2
回复

使用道具 举报

发表于 2022-5-12 15:25:50 | 显示全部楼层


   
fightshan 发表于 2022-5-12 14:57
666  可以解决问题就行


互赢 哈哈
EETOP创芯人才网职位发布入口
回复

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-22 12:09 , Processed in 0.018785 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表