veriloga vco model jitter仿真波形问题求解

knockknock

next是理想时钟沿，dt从正变为负，只要dt变化幅度超过了0.5/756M，next+dt就变成非单调，意味着它的值变成比当前时间更早的值，@timer就不再触发了，n一直保持为前一次的值。


如果模拟的是vco的1/f^2噪声，模型可以参考ken kendurt的pll noise+jitter文档，jitter在上次翻转沿上累加，就不会出现非单调问题

knockknock

对，或者Predicting the Phase Noise and Jitter of PLL-Based Frequency Synthesizers 里的listing12。

纠正一个错误，即使是accumulating jitter model，只要jitter设置过大，还是会出现不单调的情形。