用SiliconSmart做Re-characterization结果setup误差偏大

legend03u8z

回复 1# cn_dabby


    难道说的是TSMC的NLDM？你确定他是用hspice跑出来的吗

legend03u8z

回复 11# cn_dabby

    更专业的，也许他根据实际单元的流片校准逻辑库的时序信息；
    或者不专业的，特征化工具的精度和测量方法都配置的不准确。比如说constraint，不知前边有没有人说道，可以使用pass/fail方法，可以使用relative slew或relative delay方法，而判断的threshold也是人为设置的。如果你做re-char，则这些测量方法应该是default而不是我们实际使用的。

legend03u8z

回复 15# cn_dabby


    其实特征化单元库也需要了解很多知识的，可以看看新思公司library compiler的文档，里边详细介绍了synopsys liberty format里边的属性和group是如何定义的；之后需要了解每一个单元类型的行为，这就需要先参考一下比较成熟的商业库中对应单元的类型，都有哪些timing arc，每个pin有什么特殊属性，这些东西siliconsmart现在还不能很好的处理；同时，了解一下静态时序分析方法，毕竟咱们的库是要被商业工具使用的，有个验证流程。siliconsmart并不是万能的，对于一些特殊的结构通过使用set_config_opt可以完成，但这都是基于充分了解cell的行为。而对于更复杂的单元，往往你engineering了半天不如使用nanotime来得有效率。
   
    然而你通过这样的学习做一个项目后，其他项目又变得简单了，因为单元的类型都固定了，现在使用脚本进行自动化操作，多少感觉这个工作很无聊，不知自己的出路何在。

   另外，通过流片测试做调整这个操作需要￥，流片测试的QA是进一步的保障，我个人也还没有这方面的经验，只要做好DB到XRC有很好的一致性就可以了，可以把误差归咎于模型和寄生抽取。

    你在PDA吧？

legend03u8z

回复 17# cn_dabby


    DC、PT通过使用你提供的库报的timing path和同样条件下使用SPICE仿真得到的delay误差在一个范围内。

legend03u8z

回复 22# cozyzhang


   可以参考nanotime或siliconsmart的ug，里边有对讲专门对memory lib的抽取。