设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜全文
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于FPGA测不规则脉冲数，怎样才能不丢脉冲，测试与分析 ...
返回列表 发新帖
查看: 7711|回复: 14

[讨论] 关于FPGA测不规则脉冲数，怎样才能不丢脉冲，测试与分析！

[复制链接]
Lawee
发表于 2011-7-11 12:56:43 | 显示全部楼层
估计是 脉冲刚刚出现在500us的闸门信号的 起始  或者 结束 位置
回复 支持 反对

使用道具 举报

Lawee
发表于 2011-7-11 15:11:06 | 显示全部楼层
detect_en 和 pulse 两个信号同时从0变成1 能检测 到吗？
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-21 20:39 , Processed in 0.012524 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表