为什么我的版图和电路图每个cell的名字都不一样？

hawaii78

这个问题看你后面跟帖说明的部分，可以确定的是：
做layout没有根据schematic去做cell的对应，top cell跑过了，并不能保证底层的cell全部跑过。
比如有些人喜欢画完底层模块之后，依据上层模块的位置在返回去修改底层模块的layout，比如切割线等等，虽然作图的人很清楚，但是别人就看不懂了。
你想找到各个对应的cell，实属大海捞针。不过如果你要用的真的是底层模块的话，那只能一层层去比对了。
名字不会差别太大，LVS结果也不会乱到完全摸不到头脑。
呵呵
我一般会建议cell的schematic和layou全部对应，以利于后期应用的。最最起码是名称一定要一样（名字都不一样，calibre确认不了cell的对应关系啊，比如core和digital，analog）。