PGA 增益误差仿真

ericking0

无非就是运放本身的offset和分压电阻的matching；
前者糙一点直接trim，精巧一点可以用那种连续时间的autozero；
    PS：注意输入轨，既然最小挡位是X2，应该只会P管输入；
    PS：一般定义的时候会把gainerror和offset分开的，这里混在一起当gainerror，你算过0.05V输入，64X增益的时候，你offset需要做到多低按你公式算出来的gainerror才能达到2%吗？建议去测一下竞品吧，按理MCU集成的PGA不会这么折腾的；
后者电阻串并联，把下面小电阻怼大一点，layout matching一下硬抗，2%应该还好；