在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 4562|回复: 23

[求助] Cadence LVS无法识别原理图ckt器件出错

[复制链接]
发表于 2025-2-10 09:44:59 | 显示全部楼层
你需要include empty_suckt.sp文件
回复

使用道具 举报

发表于 2025-2-10 10:13:19 | 显示全部楼层
在这个里面添加你的empty_subckt.sp文件LVS就可以识别ckt器件了
CentOS7_CadenceIC-2025-02-10-10-10-08.png
回复

使用道具 举报

发表于 2025-2-10 11:12:34 | 显示全部楼层
你原理图里面是把p18和p18_ckt混用吗
回复

使用道具 举报

发表于 2025-2-10 11:34:10 | 显示全部楼层
你改完之后版图也改了吗?ckt器件一般有识别层的
回复

使用道具 举报

发表于 2025-2-11 13:03:09 | 显示全部楼层
之前加入empty_subckt.sp文件就能跑了,没遇到这种,这是工艺库问题?
回复

使用道具 举报

发表于 2025-5-12 09:41:23 | 显示全部楼层
这个界面下面有个include file,在这里加上就行
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X 关闭广告

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-17 04:06 , Processed in 0.018641 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表