LDO后仿真PSR恶化严重

qq1667500670

LDO后仿，PSR在1k-100khz时PSR恶化了20dB，只提R没问题，提R+C就差很多，R+C+CC与R+C结果类似，通过屏蔽线发现与偏置电路几根线有关，对这些线做了多次优化，没有效果。另外BIAS1模块加后仿真的网表，其他模块是前仿网表进行ac仿真看LDO的VOUT就已经差很多，下图是BIAS1模块，有没有佬解释一下

qq1667500670

BIAS1

qq1667500670

   

tf001 发表于 2024-9-25 16:02
看下cc哪里比较大，加入前仿看，应该是引入了较大的couple，形成了到输出的路径 ...

可是我不提CC，只提R+C比R+C+CC还要差两三个dB

qq1667500670

   

shaocc21 发表于 2024-9-25 16:01
VDD跟上面PMOS的栅寄生比较大，会导致偏置出问题，在偏执输出加个无源LPF或者栅和VDD间加个电容。 ...

谢谢佬，很有用，但是这个电容一般加多少呢，我这两个偏置电路要加15pF才能有较好的效果，这合理吗，面积会增大很多

qq1667500670

   

zh2546881399 发表于 2024-9-27 09:32
大佬，请教一下后仿怎么屏蔽线呢？

Outputs--Nets--specified Nets--Exclude

qq1667500670

   

qq1667500670 发表于 2024-9-25 15:11
BIAS1

红线是前仿，绿线是后仿的，黄线是在后仿提参屏蔽了偏置模块几根线，前后仿真在100khz的时候差了20dB，有没有佬分析一下原因

qq1667500670

   

shaocc21 发表于 2024-9-29 17:25
好奇的问一下，为什么10K附近的PSR后仿比前仿还好，是增加了PSR提高电路吗
...

没有增加PSR提高电路，后仿提参仿出来就是这样，我也很奇怪。另外要是增加PSR提高电路后仿前仿都应该起作用吧

qq1667500670

   

zh2546881399 发表于 2024-9-29 15:56
楼主，请问一下你这个LDO是 什么架构的LDO呀？看起来PSRR很好

带预稳压的LDO，前仿看PSR比较好，但是后仿中频恶化比较严重，现在还在排查问题

qq1667500670

   

qq1667500670 发表于 2024-9-25 15:11
BIAS1

我在红线和蓝线处各加入一个10fF到GND的电容，输出PSR已经恶化10多个dB了。版图中这两根线到GND的寄生电容fF级别的应该避免不了吧，这种一般要怎么优化？