在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 28524|回复: 52

[求助] 关于LDO的几点小问题

[复制链接]
发表于 2021-8-19 03:39:20 | 显示全部楼层
1 GBW(决定你的环路小信号的setting,time 就和Opamp闭环运作,求解settling time 是一样的。),3db能看到主极点,但也只有在3-dB比较远,你闭环稳定的时候才能讲GBW比较大。这两者从原理上来说不矛盾。

2 主要跟 带宽 & SR 有关,如果LDO输出电压变化很大,也会跟SR相关,他们之间有一个比例,当你的输出跳变为大信号的时候,由你的压摆率决定,当你逐渐进入闭环小信号之后由GBW决定。所以你可以算出总体的settling time时间。

3 跟你的电路结构没关系,跟你的负载跳变,负载电容,overshoot、undershoot,指标有关。

4 你在跳变的一瞬间,bias工作点不一样,PM当然不一样,transient条件下,GBW也不一样,当你又恢复到稳态的时候你的PM又恢复了。环路有稳定了。但你瞬态跳变的一瞬间你环路是不稳定的,举个例子吧,PLL锁定追踪的时候会有cycle,clipping,但在捕捉范围内的时候,又稳定了。
回复

使用道具 举报

发表于 2021-8-20 09:38:33 | 显示全部楼层
Rclr =Ropen*[ Aop/(1+beta*Aop)]

点评

就相当于高频下Aop降低了,Rcl降低了,过冲也应该降低  发表于 2025-2-13 16:40
可是如果这样的话,低频时Aop为无穷,Rcl=Rol/β,高频时Aop=0,Rcl=0,那不是反而说明高频下的阻抗更小,过冲更小吗  发表于 2025-2-13 16:38
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-19 05:26 , Processed in 0.011283 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表