设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Verilog中task和function的区别

返回列表发新帖

查看: 1157|回复: 7

[求助] Verilog中task和function的区别

发表于 2024-7-13 10:36:52 | 显示全部楼层

A选项肯定是不正确的，function不可以做延时。

回复支持反对

使用道具举报

发表于 2024-7-13 10:38:28 | 显示全部楼层

B也不对，function可以没有输入的参数

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2024-7-13 10:40:26 | 显示全部楼层

C选项也肯定不对，function可以不返回值

回复支持反对

使用道具举报

发表于 2024-7-13 10:41:46 | 显示全部楼层

D选项反而是对的，因为可以在task的参数列表里用output输出返回值

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-10-14 21:36 , Processed in 1.160362 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表