在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 6461|回复: 18

[讨论] 阵列初始化和仿真性能问题

[复制链接]
发表于 2021-9-15 16:02:09 | 显示全部楼层
你说的这种情况,这类的memory是需要初始化的。如果memory很大,硬件初始化时间会很长,我们一般是在验证环境中实现一个快速初始化的task,通过后门的方式将memory的初值刷成0或者其他值。如果是内部的逻辑memory,一般就是直接刷成0了,如果是配置memory,我们的ral脚本生成的ral_model中会提供memory的后门初始化函数。因此我们项目中一般不用uvm_hdl_deposit这个东东
回复 支持 1 反对 0

使用道具 举报

发表于 2021-9-17 18:11:11 | 显示全部楼层


   
zhangdeshuai 发表于 2021-9-17 14:10
通过后门的方式将memory的初值刷成0或者其他值。
后门的方式是什么方式?
...


简单来说就是force啊,force harness.U_TOP.U_xxxx.signal = 'hxxxx;
回复 支持 反对

使用道具 举报

发表于 2021-9-17 20:34:50 | 显示全部楼层


   
saipolo 发表于 2021-9-17 20:28
兄嘚,你这都force了,何时release?部release的话,写数据都没用,都被force住了
...


后门初始化force肯定和release配套使用的啊,你脑袋一根筋啊

回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-17 00:07 , Processed in 0.013205 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表