PLL的整数边界杂散

tanborui123

   

xq19901211 发表于 2024-4-16 17:00
嗯，如果在频谱仪上看，只有-25dBc

这么差的性能主要是电地处理的不好，还是CP结构不好引起的？

楼主我想问问你的PLL在ADE仿真中能看到测试相噪图片上的整数边界杂散吗？

tanborui123

   

xq19901211 发表于 2024-4-16 21:42
怎么看的？瞬态仿真之后做DFT？

我在模型上跑仿真的时候尝试对比了一下，CP没有任何失配，也不对SDM的噪声做处理，输出一个非常接近整数的小数频率时，相噪曲线上看不到任何整数边界杂散出现的迹象，只能看到reference spur。然后给CP加入失配，相噪曲线的低频部分因为非线性混叠而被太高，但同样没看到任何整数边界杂散。接下来引入一个DAC补偿SDM的噪声，整体相噪曲线大幅度下降但是依然没看到任何整数边界杂散，只有reference spur。所以我很怀疑到底整数边界杂散是不是CP mismatch主导的，在IEEE上的论文有两篇谈论过这个问题，不过这两篇论文都不是什么特别好的期刊，而且我完全复现他们的结果。ADI官方的文档中，对整数边界杂散的来源好像只略微谈了非整数倍的两个频率混频的问题。

tanborui123

   

xq19901211 发表于 2024-4-19 09:32
什么模型啊？

reference的倍频是会产生杂散，你仿真出来的reference spur就是整数边界杂散吧

模型我自己做的simulink模型，我说的reference spur和整数边界不是一回事，相噪曲线上reference spur出现在输入频率的整数倍上，跟输出小数的频率没关系。但是整数边界杂散只有在输出小数频率非常靠近输入频率的整数倍的时候才明显，相位噪声出现的位置是小数部分和最靠近的整数的差值乘上输入频率的位置，这个乘积大于PLL带宽的时候会被抑制，所以才叫他整数边界杂散，小数很靠近整数的时候这个杂散就落在带内了。

tanborui123

   

wangbowen1995 发表于 2024-5-6 23:46
参考杂散和分数杂散并不是一个东西，整数边界杂散属于分数杂散，可以通过加dither解决。具体可以参考Prof.  ...

你说的整数边界杂散是分数杂散这个我感觉是个名称上的定义问题，不过多讨论了，不过dither能解决整数边界杂散这一说从何而来？一类分数杂散来自于SDM的周期性，特别是输入为0.25，0.5这样的小数，SDM的输出有明显的周期性从而引起分数杂散，这个杂散毫无疑问是可以通过dither来解决的。但是这个杂散跟整数边界杂散毫无关系吧？另外我挺好奇兄弟你是博士吗，翻译书的工作是你们整个教研室在进行？