关于时序关系的序列疑惑和分析

anpengfei

你这个波形没看到有a=1, ##2 a=0, b=1而fail啊
你可以看下IEEE Figure 16-2，##2后只需要b=1，不需要a=1

anpengfei

   

ic_xiaosuan 发表于 2022-7-22 11:08
此处我认为已经是a =1 且 2个时钟后 a=0.b=1了
我目前在找这个2018的标准但是未能找到明确说明的章节， ...

我了解的是：标注成功/失败应该是序列开始时刻啊，t1 成功的话t2时刻应该b=1，但是波形显然不是
还有t0, t3也应该是序列开始时刻，但是波形显示没有标注
我懵逼了，看不太懂……能否看下你怎么给的激励
IEEE手册：Chapter 16.7

没有的话链接：
最新IEEE SystemVerilog 1800-2012 语法参考手册
https://bbs.eetop.cn/thread-387263-1-1.html
(出处: EETOP 创芯网论坛 (原名：电子顶级开发网))

anpengfei

   

ic_xiaosuan 发表于 2022-7-22 13:55
这是激励
按照你说得 把断言成功当成序列判断的开始，我又做了个试验，以下是试验截图，

用你的代码
看报告75,175,325ns 三个序列开始时刻都success了，就是不晓得为啥没有绿箭头
所以序列开始##2时刻不用管a的值
我看的标准和sva书里也是如此

anpengfei

   

ic_xiaosuan 发表于 2022-7-22 17:19
附上我的logo

剩下的时刻不就是success的吗？50, 150, 325ns你跑时候没加-assert success？